(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-227998

(43)公開日 平成8年(1996)9月3日

(51) Int.Cl.⁶

酸別記号)

庁内整理番号

FI

技術表示箇所

H01L 29/78

21/8234 27/088 9055-4M H 0 1 L 29/78

27/08

656C

102E

審査請求 未請求 請求項の数10 OL (全 9 頁)

(21)出願番号

特顯平7-31284

(22)出願日

平成7年(1995)2月21日

(71)出顧人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 北村 明夫

神奈川県川崎市川崎区田辺新田1番1号

宫士電機株式会社内

(72)発明者 藤島 直人

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内


(74)代理人 弁理士 山口 巖

(54)【発明の名称】 パックソースMOSFET

(57)【要約】

【目的】MOSFETの配線抵抗を低減して、大電流化を可能にし、パワー【Cでは、基板電位の変動を抑制してロジック部のノイズを低減する。

【構成】n・基板101上のpベース層102にn・ソース領域104、nドレインドリフト領域105 およびn・ドレイン領域106を形成し、n・ソース領域104とnドレインドリフト領域105に挟まれたpベース層102の表面露出部の表面上にゲート酸化107を介してゲート電極を設け、n・ドレイン領域106の表面上にドレイン電極111を設け、n・ソース領域104とn・基板101とを接続して、n・基板101の裏面にソース電極110を設ける。



101 n * 基板

107 ゲート電極

102 pベース層

108 ゲート酸化膜

104 n * ソース領域

109 LOCOS酸化膜

108 n ドレイン領域

105 n ドレインドリフト領域 110 ソース電極

111 ドレイン電極

【特許請求の範囲】

【請求項1】第一導電型半導体基板上の第二導電型ベー ス層の表面層に形成された第一導電型ソース領域および 第一導電型ドレインドリフト領域と、その第一導電型ド レインドリフト領の表面層に形成された第一導電型ドレ イン領域と、第一導電型ソース領域と第一導電型ドレイ ンドリフト領域とに挟まれた第二導電型ベース層の表面 上にゲート絶縁膜を介して設けられたゲート電極と、第 一導電型ソース領域に接続するように設けられたソース 電極と、第一導電型ドレイン領域の表面上に設けられた 10 ドレイン電極とを有するMOSFETにおいて、前記第 一導電型ソース領域が第一導電型半導体基板と接続さ れ、第一導電型半導体基板の裏面にソース電極を設ける ことを特徴とするバックソースMOSFET。

1

【請求項2】第一導電型ソース領域が第二導電型ベース 層の表面から第一導電型半導体基板に達する拡散深さの 拡散層であることを特徴とする請求項1に記載のバック ソースMOSFET。

【請求項3】第一導電型ソース領域の表面からトレンチ を形成し、そのトレンチの内面に不純物を導入して形成 20 した拡散層によって第一導電型ソース領域と第一導電型 半導体基板とが接続されていることを特徴とする請求項 1 に記載のバックソースMOSFET。

【請求項4】第一導電型ソース領域の表面から第一導電 型半導体基板に達する深さのトレンチを形成し、そのト レンチの内部に充填された導体によって第一導電型ソー ス領域と第一導電型半導体基板とが接続されていること を特徴とする請求項1に記載のバックソースMOSFE T.

【請求項5】第一導電型ソース領域の表面からトレンチ を形成し、そのトレンチの内部に充填された導体によっ て第一導電型ソース領域、第一導電型半導体基板と第二 導電型ベース層とが接続されていることを特徴とする請 求項4に記載のバックソースMOSFET。

【請求項6】第一導電型半導体基板と第二導電型ベース 層との間の少なくとも一部に絶縁膜を有することを特徴 とする請求項1ないし5のいずれかに記載のバックソー スMOSFET。

【請求項7】第一導電型半導体基板上に順次形成された 第二導電型ベース層、第一導電型ドレインドリフト領 域、第一導電型ドレイン領域と、その第一導電型ドレイ ン領域の表面から形成された第一導電型半導体基板に達 するトレンチと、そのトレンチの側壁に露出した第二導 電型ベース層の表面に対向してトレンチ内にゲート酸化 膜を介して設けられたゲート電極と、第一導電型半導体 基板の裏面に設けられたソース電極と、第一導電型ドレ イン領域の表面上に設けられたドレイン電極とを有する ことを特徴とするバックソースMOSFET。

【請求項8】第一導電型半導体基板と第二導電型ベース

請求項7に記載のバックソースMOSFET。

【請求項9】第一導電型半導体基板上に順次形成された 第一導電型ベース層、第一導電型ドレインドリフト領 域、第一導電型ドレイン領域と、その第一導電型ドレイ ン領域の表面から形成された第一導電型半導体基板に達 するトレンチと、そのトレンチの側壁に露出した第一導 電型ベース層の表面に対向してトレンチ内にゲート酸化 膜を介して設けられたゲート電極と、第一導電型半導体 基板の裏面に設けられたソース電極と、第一導電型ドレ イン領域の表面上に設けられたドレイン電極とを有する ことを特徴とするバックソースMOSFET。

【請求項10】同一半導体基板上のベース層の表面層に ロジック部のCMOSFETが形成されていることを特 徴とする請求項1ないし9のいずれかに記載のバックソ -XMOSFET.

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、パワー【Cのパワー素 子として、またディスクリート素子として、使用される 高耐圧パワーMOSFET(金属-酸化膜-半導体構造 の電界効果トランジスタ)に関する。

[0002]

【従来の技術】近年、高耐圧パワー素子とそれを制御す るロジック部とを一つのチップ内に収めたパワーICが 脚光を浴びている。従来のパワーICの一例の断面図を 図10に示す。図の左側部分はパワー素子部1015で 横型MOSFETの一部であり、図の右側部分はロジッ ク部1014のCMOSトランジスタである。 これらの 要素は、p・基板1018上にエピタキシャル成長され たn⁻ ベース層 1020の表面層に形成される。p⁻ 基 板1018とn‐ベース層1020との間に図のように n・埋め込み領域1019が形成される場合もある。先 ず図の左側部分において、n-ベース層1020の表面 層にpベース領域1002が、そのpベース領域100 2の表面層にn・ソース領域1004が形成されてい る。n ベース層1020の表面層にはまた、pベース 領域1002から離して、nドレインドリフト領域10 05が、そのnドレインドリフト領域1005の表面層 にn*ドレイン領域1006が形成されている。n*ソ 40 ース領域1004とn-ベース層1020とに挟まれた pベース領域1002の表面上にはゲート酸化膜100 8を介して多結晶シリコンからなるゲート電極1007 が設けられ、n'ソース領域1004、n'ドレイン領 域1006の表面上にはそれぞれA1合金からなるソー ス電極1010、ドレイン電極1011が設けられてい nドレインドリフト領域1005の表面上には、 厚いLOCOS酸化膜1009を介してゲート電極10 07が延長されている。ゲート電極1007の上方およ び側方には燐シリケートガラス (PSG) 等の絶縁膜1 層とを短絡する埋め込み導体を有することを特徴とする 50 012で覆われ、ソース電極1110と絶縁されてい

る。

【0003】一方、ロジック部では、やはりn゚ ベース 層1020の表面層にp゚ソース領域1021、p゚ド レイン領域1012が形成され、これらの領域の表面上 のソース電極1031、ドレイン電極1032とゲート 酸化膜1029上のゲート電極1023によりpチャネ ル型MOSFETが構成され、またn⁻ベース層102 0の表面層に形成されたpウェル領域1027の内部に n* ソース領域1024、n* ドレイン領域1025が 形成され、とれらの領域の表面上に設けられたソース電 10 極1033、ドレイン電極1034とゲート酸化膜10 29上のゲート電極1026によりnチャネル型MOS FETが構成されていて、CMOS回路を構成してい

【0004】図の右側のロジック部1014の演算結果 に基づいて左側のパワー素子部1015の出力を制御す るものである。図11は従来のパワーICの別の例の断 面図である。図の左側部分は髙耐圧バワー素子部111 5で縦型MOSFETの一部であり、図の右側部分はロ ジック部1114のCMOSトランジスタである。これ 20 らの要素は、n・基板1101上に積層されたn・ベー ス層1120の表面層に形成される。先ず図の左側部分 において、n-ベース層1120の表面層にpベース層 1102が、そのpベース層1102の表面層にn・ソ ース層1104が形成されている。n ソース層110 4の表面からnベース層1120に達するトレンチ11 13が設けられ、そのトレンチ1113の内面に露出し たpベース層1102の側面に対向するようにゲート酸 化膜1108を介してゲート電極1107が設けられて いる。n'ソース層1104の表面上に接触するA1合 金からなるソース電極1110と、n・型基板1101 の裏面に接触するドレイン電極1111が設けられてい る。トレンチ1113内のゲート電極1107の上は、 例えば燐シリケートガラス (PSG) の絶縁膜11112 で覆われ、ソース電極1110と絶縁されている。ソー ス電極1110、ドレイン電極1111は半導体ウェハ の両側に設けられていて、電流がウェハの厚さ方向に流 れるので縦型MOSFETと呼ばれる。一方、ロジック 部1114では、図10の例とほぼ同じpチャネル型M OSFETとnチャネル型MOSFETとでCMOS回 路が構成されているので説明を省略する。

【0005】図11のパワー【Cでは、パワー素子部1 115のMOSFETのソース電極1110とドレイン 電極1111とが半導体基板の両主面に分離されている 特徴があり、また、チャネル形成部がトレンチ1113 の内面になるので、集積度を高めやすく、半導体基板表 面の単位面積当たりの電流容量を大きくできる。

[0006]

【発明が解決しようとする課題】パワーICの追求には 二通りのアプローチがあって、一つは髙耐圧素子側から 50 導電型半導体基板上に順次形成された第二導電型ベース

のアプローチであり、もう一つはIC側からのアプロー チである。図10の例のIC側からのアプローチでは、 パワー素子部1015のソース、ドレイン共に半導体基 板の一方の表面に形成されるため、配線が複雑になり、 大電流化、低オン抵抗化への要望に十分答えられていな

【0007】また、図11の例の高耐圧素子側からのア プローチでは、ソース電極1110とドレイン電極11 11とが半導体基板の両主面に分離されていて配線が複 雑化する問題が避けられる。また集積度を高めて、半導 体基板表面の単位面積当たりの電流容量を大きくでき て、大電流化、低オン抵抗化できるが、パワー素子部1 115の縦型MOSFETと並列に分離された島を作 り、その島にロジック部1114を形成するため、ロジ ック部1114の半導体基板自体はパワー素子部のドレ イン領域と共通になっていて、そのドレイン電圧の変動 によりロジック部1114にノイズが発生することがあ

【0008】以上の問題に鑑み、本発明の目的は、大電 流化、低オン抵抗化に適する構造をもち、しかもロジッ ク部へのノイズ発生の問題のないMOSFETを提供す ることにある。

[0009]

30

【課題を解決するための手段】上記課題解決のため本発 明は、第一導電型半導体基板上の第二導電型ベース層に 形成された第一導電型ソース領域および第一導電型ドレ インドリフト領域と、その第一導電型ドレインドリフト 領の表面層に形成された第一導電型ドレイン領域と、第 一導電型ソース領域と第一導電型ドレインドリフト領域 とに挟まれた第二導電型ベース層の表面上にゲート絶縁 膜を介して設けられたゲート電極と、第一導電型ソース 領域に接続するように設けられたソース電極と、第一導 電型ドレイン領域の表面上に設けられたドレイン電極と を有するMOSFETにおいて、前記第一導電型ソース 領域が第一導電型半導体基板と接続され、第一導電型半 導体基板の裏面にソース電極を設けるものとする。

【0010】特に、第一導電型ソース領域と第一導電型 半導体基板との接続には、第一導電型ソース領域が第二 導電型ベース層の表面から第一導電型半導体基板に達す る深さの拡散層とすることができる。また、第一導電型 ソース領域の表面からトレンチを形成し、そのトレンチ の内面に不純物を導入して形成した拡散層や、トレンチ の内部に充填された導体によって第一導電型ソース領域 と第一導電型半導体基板とを接続することもできる。

【0011】更に、トレンチの内部に充填された導体に よって第一導電型ソース領域、第一導電型半導体基板と 第二導電型ベース層とを接続してもよい。第一導電型半 導体基板と第二導電型ベース層との間の少なくとも一部 に絶縁膜を有するものとすることもできる。また、第一

20

層、第一導電型ドレインドリフト領域、第一導電型ドレ イン領域と、その第一導電型ドレイン領域の表面から形 成された第一導電型半導体基板に達するトレンチと、そ のトレンチの側壁に露出した第二導電型ベース層の表面 に対向してトレンチ内にゲート酸化膜を介して設けられ たゲート電極と、第一導電型半導体基板の裏面に設けら れたソース電極と、第一導電型ドレイン領域の表面上に 設けられたドレイン電極とを有するものとする。

【0012】第一導電型半導体基板と第二導電型ベース 層とを短絡する埋め込み導体を有することもよい。第二・10 導電型ベース層に代えて、第一導電型ベース層とすると ともできる。そして、同一半導体基板上のベース層の表 面層にロジック部のCMOSFETを持つものとすると とができる。

[0013]

【作用】上記の手段を講じ、第一導電型ソース領域が第 一導電型半導体基板と接続され、第一導電型半導体基板 の裏面にソース電極を設けたバックソースMOSFET とすれば、ソース電極とドレイン電極とが互いに別の主 面上に分離され、しかも半導体基板がソース電位とな る。電圧変動のないソース電極を裏面に形成することに より、基板電位が安定する。

【0014】特に、第一導電型ソース領域が第二導電型 ベース層の表面から第一導電型半導体基板に達する深さ の拡散層とすれば、第一導電型ソース領域と第一導電型 半導体基板とが接続され、第一導電型半導体基板の裏面 にソース電極を設けることができる。また、第一導電型 ソース領域の表面からトレンチを形成し、そのトレンチ の内面に不純物を導入して形成した拡散層や、トレンチ の内部に充填された導体によって第一導電型ソース領域 と第一導電型半導体基板とを接続すれば、第一導電型半 導体基板の裏面にソース電極を設けることができる。

【0015】更に、トレンチの内部に充填された導体に よって第一導電型ソース領域、第一導電型半導体基板と 第二導電型ベース層とを接続すれば、第二導電型ベース 層との短絡を別にとる必要がない。第一導電型半導体基 板と第二導電型ベース層との間の少なくとも一部に絶縁 膜を有するものとすれば、基板電位の影響が低減され、 電位が安定する。

された第二導電型ベース層、第一導電型ドレインドリフ ト領域、第一導電型ドレイン領域と、その第一導電型ド レイン領域の表面から形成された第一導電型半導体基板 に達するトレンチと、そのトレンチの側壁に露出した第 **二導電型ベース層の表面に対向してトレンチ内にゲート** 酸化膜を介して設けられたゲート電極と、第一導電型半 導体基板の裏面に設けられたソース電極と、第一導電型 ドレイン領域の表面上に設けられたドレイン電極とを有 する構造としても、ソース電極とドレイン電極とが互い 電極を裏面に形成することにより、基板電位が安定す る。

【0017】第一導電型半導体基板と第二導電型ベース 層とを短絡する埋め込み導体を設ければ、第二導電型べ ース層との短絡を別にとる必要がない。第二導電型ベー ス層に代えて、第一導電型ベース層とすれば、デブレシ ョン型のMOSFETとなる。そして、同一半導体基板 上のベース層の表面層にロジック部のCMOSFETを 持つものとすれば、基板電位がCMOSFETへのノイ ズとなることがない。

[0018]

【実施例】以下に、図を参照しながら本発明の実施例に ついて説明する。以下の例では、概ね、パワーICに集 積されたパワー素子としてのMOSFETについて説明 したが、構造としては単体のMOSFETについても適 用できるので、一部の例はMOSFET部のみを示し た。本発明のMOSFETは半導体基板の裏面にソース 電極が設けられていることが一つの特徴なので、バック ソースMOSFETと名付けた。

【0019】図1は、本発明第一の実施例のバックソー スMOSFETを組み込んだパワーICの要部断面図で ある。図の左側部分はパワー素子部115の横型MOS FETの一部であり、図の右側部分はロジック部114 のCMOSトランジスタである。これらの要素は、不純 物濃度が1×10'°c m-' 程度のn * 基板101上にエ ピタキシャル法により積層された不純物濃度が約5×1 0¹⁶ c m⁻³、厚さ4 μ m程度の p ベース層 1 0 2 の表面 層に形成される。まず図の左側部分において、pベース 層102の表面層に、n*ソース領域104がn*基板 101に達する拡散深さに形成されている。またn'ソ ース領域104から少し離して、n゚ソース領域104 より浅いnドレインドリフト領域105が、そのnドレ インドリフト領域105の表面層の一部にn'ドレイン 領域106が形成されている。そして、n゚ソース領域 104·nドレインドリフト領域105間のp型ベース 層102の表面露出部の表面上にゲート酸化膜108を 介して多結晶シリコンからなるゲート電極107が設け られている。このとき、ゲート電極107のn*ドレイ ン領域106に近い側は、厚い酸化膜(LOCOS)1 【0016】また、第一導電型半導体基板上に順次形成 40 09上に形成される。このようにしてnチャネルMOS FETが形成される。

【0020】一方、ロジック部では、やはりpベース層 102の表面層にn'ソース領域124、n'ドレイン 領域125が形成され、これらの領域の表面上のソース 電極133、ドレイン電極134とゲート電極126に よりnチャネル型MOSFETが構成され、またpベー ス層102の表面層に形成されたnウェル領域128の 内部にp*ソース領域121、p*ドレイン領域122 が形成され、これらの領域の表面上に設けられたソース に別の主面上に分離され、しかも電圧変動のないソース 50 電極131、ドレイン電極132とゲート電極123に よりpチャネル型MOSFETが構成されていて、CM OS回路を構成している。

【0021】このパワー1 Cの動作は、図の右側のロジック部114のCMOSトランジスタからなる回路の演算結果に基づいて左側のパワー素子部115のゲート電極107に正の電圧が与えられ、n゚ソース領域104とnドレインドリフト領域105に挟まれたpベース層102の表面層にチャネルが形成され、ドレイン電極111からソース電極110に流れる出力電流を制御するものである。

【0022】n・ソース領域104の拡散深さxjは5μmであり、n・ソース領域104とn・基板101とは完全に短絡し、n・基板101の裏面全体に設けられたAl合金膜はソース電極110となる。また、n・基板101の表面側にはn・ドレイン領域106に接触してドレイン電極111が全面に形成される。このようにソース電極110とドレイン電極111とをそれぞれ基板裏面、基板表面に形成することにより、配線面積が増大し、配線抵抗が大幅に低減できて、低オン抵抗のMOSFETとすることができる。また、n・基板101の20裏面のソース電極110に放熱板を形成することにより、通常のディスクリート素子並みの大電流出力化が可能となる。

【0023】 ここで、ロジック部114を形成するCM OSは前記pベース層102の表面に図のように形成される。このとき、n・基板101はパワー素子部115のnチャネルMOSFETのソースであり、Hブリッジ回路やインバータ回路等のローサイドでの使用では、グランド電位に固定される。このためロジック部114の基板であるpベース層102の電位は、安定に保たれ、ロジック部114にノイズをおこすことがない。

【0024】図2は、図1の第一の実施例の変形であ り、パワー素子部215のみを示す。この場合、n゚基 板201上のpベース層202の表面層に深いn・ソー ス領域を形成する代わりに、浅い n*ソース領域204 を形成し、その表面から深さ5 µmのトレンチ213を 形成し、そのトレンチ213の側面および底面にドナー 形成型の不純物のイオン注入を行うことによりn側壁領 域216を形成する。トレンチ213内にはプラズマC VD法による酸化膜等の絶縁膜212を埋める。このn 側壁領域216によってn * ソース領域204とn * 基 板201とを接続し、n・基板201の裏面にソース電 極210を設けて、ソース電極210とドレイン電極2 11とをそれぞれ基板裏面、基板表面に設けることによ つて、図1の第一の実施例と同じ効果が得られる。更に この場合は、第一の実施例のようにn・ソース領域20 4の拡散深さxjを5μmにする必要がなく、拡散時間 が短くてすみ、かつデバイス周期が縮小できる。つま り、単位面積当たりのオン抵抗がより低減できる。

【0025】図3は、図2の第二の実施例の変形であ

8

り、パワー素子部315のみを示す。この場合、先ずpベース層302の表面から深さ5μmのトレンチ313を掘り、そのトレンチ313の側面および底面にドナー形成型の不純物のイオン注入を行うことにより内面に n・ソース領域304を形成したものである。こうして n・ソース領域304と n・基板301とを接続し、n・基板301の裏面にソース電極310を設けて、ソース電極310とドレイン電極311とをそれぞれ基板裏面、基板表面に設けることによつて、図1の第一の実施例と同じ効果が得られる。更にこの場合は、第二の実施例に比べて n・ソース領域と n 側壁領域の形成が一度で済む利点がある。

【0026】図4は、本発明第四の実施例のバックソー スMOSFETの要部断面図である。図に示すようにn ・ソース領域404をトレンチ形成前にイオン注入で浅 く形成しておき、その後n*ソース領域404の表面か らトレンチ413を形成し、そのトレンチ413の内部 に導電体417を埋め込むことにより、n゚ソース領域 404とn ・基板401との短絡を行う構造とした。導 電体417としては、電極膜に使用されるアルミニウム 合金や、場合によっては髙融点金属のシリサイド等が使 用される。図1、2、3の実施例に示した構造では、p ベース層102、202、302の電位をn゚ ソース領 域104、204、304の電位と短絡させるためには 奥行き方向のチャネルを犠牲にしてコンタクトしなけれ ばならないが、この構造では、トレンチ413内部に導 電体417を埋め込むことにより、n・ソース領域40 4とn ・基板401との短絡を行うと共に、トレンチ4 13の側面でpベース層402とも短絡させることがで きる。この場合も配線面積が増大し、配線抵抗が大幅に 低減でき、低オン抵抗のMOSFETとすることがで き、しかもノイズ発生の問題もない。

【0027】図5は、本発明第五の実施例のバックソー スMOSFETの要部断面図である。図1の第一の実施 例に示した構造と良く似ているが、異なっているのは、 誘電体分離型のSOI基板を用いることにより、n・型 基板501とpベース層502との間に酸化膜503が あることである。このとき n・ソース領域504直下の 酸化膜は無くしておくことにより、n・基板501とn ・ソース領域504とが短絡される。そして、ロジック 部514のCMOSトランジスタは酸化膜503でn* 基板501(パワー素子部515のMOSFETのソー ス)から完全に分離されたpベース層502中に形成さ れるため、一層ロジック部514の基板電位は安定に保 たれる。図のような、一部に分離酸化膜503のないS ○Ⅰ基板は、予め、そのようなパターン形成した酸化膜 をもったウェハの張り合わせや、酸素イオンの選択注入 により得られる。

【0028】図6は、本発明第六の実施例のバックソー 50 スMOSFETの要部断面図である。この場合は、誘電

ランジスタは前記pベース層702の表面に形成され、

n · 基板701はnチャネルMOSFETのソースであ り、Hブリッジ回路やインバータ回路等のローサイドで の使用では、グランド電位に固定される。このためロジ ック部714の基板であるpベース層702の電位は、 安定に保たれてノイズ発生の問題は起こらない。

【0032】図7の、本発明第七の実施例のバックソー スMOSFETにおいて、nドレインドリフト領域70 5をエピタキシャル成長で形成することもできる。そう すると、ドレインドリフト領域705の不純物濃度は均 一に保たれ、不純物総量を多くできる。これにより、低 オン抵抗化が一層促進される。図8は、本発明第八の実 施例のバックソースMOSFETの要部断面図である。 図7の第七の実施例に類似した構造であるが、n * 基板 801の上にp型エピタキシャル層ではなく、低不純物 濃度のn型エピタキシャル層を積層してn-ベース層8 20を形成する。そして、その n^- ベース層820の表 面層にnドレインドリフト層805とn゚ ドレイン領域 806が形成されている。このデバイスは、ゲート電圧 を負に引くことによって、トレンチ813内のゲート電 極807に対向するn-ベース層820の表面層を空乏 化し、オフさせるノーマリィオン型のデバイスである。 これにより、チャネル抵抗が大幅に低減でき、低オン抵 抗化が促進される。

【0033】図9は、本発明第九の実施例のバックソー スMOSFETの要部断面図である。図7の第七の実施 例に類似した構造であるが、n・基板901とpベース 層902との間に導電体917を埋め込んでいる点が違 っている。これにより、n゚基板901とpベース層9 30 02とを短絡させて、pベース層902の電位を安定化 している。導電体917としては、多結晶シリコンや、 高融点金属のシリサイドなどが用いられる。

【0034】以上の実施例では、n型基板上のpベース 層にnチャネル型のMOSFETを形成した例を示した が、p型基板上のnベース層にpチャネル型のMOSF ETを形成することもできる。

[0035]

【発明の効果】以上説明したように本発明のバックソー スMOSFETは、下記する効果を奏する。ソース電極 とドレイン電極とを別の面に分離することにより、配線 形状の簡素化、配線抵抗の大幅な低減を実現し、しかも 基板とソース領域とを短絡させて、ソース電極を基板裏 面に形成することにより、基板電位を安定化して、ノイ ズの発生を抑制する。

【0036】特に、トレンチを用いることにより、ソー ス領域と基板との短絡に要する面積を最小限に抑制し、 かつ短絡のための拡散層形成に要する時間を短縮でき る。また、誘電体分離構造を用いることにより、ロジッ ク部へのノイズ伝達を一層抑制することができる。更

体分離型のSOΙ基板を用いて、図4の第四の実施例の ようにトレンチ613を形成し、その中に導電体617 を埋め込んで、n゚ソース領域604とn゚基板601 とを接続したものである。このときロジック部のCMO Sトランジスタは酸化膜603でn^{*} 基板601 (パワ -MOSFETのソース)から完全に分離されたpベー ス層602中に形成されるため、一層ロジック部の基板 電位は安定に保たれる。また、この場合は分離酸化膜6 03のパターン形成が不要であり、製造が容易である。 【0029】図7は、本発明第七の実施例のバックソー 10 スMOSFETを組み込んだパワーICの要部断面図で ある。図の左側部分は髙耐圧パワー素子部715の横型 MOSFETであり、図の右側部分はロジック部714 のCMOSトランジスタである。これらの要素は、不純 物濃度が1×10'°c m-3程度のn・基板701上にエ ピタキシャル法により積層された5×1016cm-3程 度、厚さ5μm程度のpベース層702の表面層に形成 される。まず図の左側部分において、基板表面からのイ オン注入および熱処理によって、拡散深さxjが約3μ mのnドレインドリフト領域705を形成し、さらにそ 20 の表面に n ・ ドレイン領域 7 0 6 を形成する。 ここで、 深さ5.5μmのトレンチ713を形成し、その内壁に ゲート酸化膜708を形成した後、このトレンチ713 の内部に減圧CVD法により、ゲート電極707となる 多結晶シリコンを充填する。このときゲート電極707 は、ゲート酸化膜708を介してトレンチ内面に露出し たpベース層702の表面に対向するように形成され る。n^{*} 基板701がソース領域となり、その裏面にa Al合金からなるソース電極7lOが設けられ、また、 n* ドレイン領域706に接触するドレイン電極711 が設けられてMOSFETを構成する。ゲート電極70 7への正電圧の印加により、ソース電極710・ドレイ ン電極711間が導通するのは、上述の実施例と同じで ある。この構造とすることにより、デバイス周期は大幅 に縮小され、単位面積当たりのオン抵抗が大幅に縮小さ れる。また、上述の実施例と同様にソース電極710は n 基板701の裏面に形成されるため、配線抵抗の低 滅、大電流出力が可能である。

【0030】一方、ロジック部では、やはり pベース層 702の表面層にn'ソース領域724、n'ドレイン 40 領域725が形成され、これらの領域の表面上のソース 電極733、ドレイン電極734とゲート電極726に よりnチャネル型MOSFETが構成され、またpベー ス層702の表面層に形成されたnウェル領域728の 内部にp*ソース領域721、p*ドレイン領域722 が形成され、これらの領域の表面上に設けられたソース 電極731、ドレイン電極732とゲート電極723に よりpチャネル型MOSFETが構成されていて、CM OS回路を構成している。

【0031】ここで、ロジック部を形成するCMOSト 50 に、トレンチと誘電体分離を併用することにより、上記

12

の効果が合わせて得られる。

【0037】基板自体をソース領域として使用するトレ ンチMOSFET構造とすることによっても、高集積化 による低オン抵抗化および低ノイズ化を実現できる。 【図面の簡単な説明】

【図1】本発明第一の実施例のバックソースMOSFE Tを組み込んだパワーICの要部断面図

【図2】本発明第二の実施例のバックソースMOSFE Tの要部断面図

【図3】本発明第三の実施例のバックソースMOSFE 10 Tの要部断面図

【図4】本発明第四の実施例のバックソースMOSFE Tの要部断面図

【図5】本発明第五の実施例のバックソースMOSFE Tの要部断面図

【図6】本発明第六の実施例のバックソースMOSFE Tの要部断面図

【図7】本発明第七の実施例のバックソースMOSFE Tを組み込んだパワー I Cの要部断面図

【図8】本発明第八の実施例のバックソースMOSFE 20 1015、1115 Tの要部断面図

【図9】本発明第九の実施例のバックソースMOSFE Tの要部断面図

【図10】従来のMOSFETを組み込んだパワーIC の要部断面図

【図11】従来の別のMOSFETを組み込んだパワー ICの要部断面図

【符号の説明】

101, 201, 301, 401, 501

601, 701, 801, 901

1101 n · 基板

102, 202, 302, 402, 502

602, 702, 802, 902

1002, 1102

pベース層またはpベース領域

503, 603

104, 204, 304, 404, 504

604, 1004, 1104

* n 'ソース領域

105, 705, 805, 1005

nドレインドリフト領域

106, 706, 806, 1006

nドレイン領域

107、707、807、1007、1107ゲート電 極

108、708、1008、1108ゲート酸化膜

109, 1009

LOCOS酸化膜

110, 210, 310, 410, 710

1010, 1110 ソース電極

111, 211, 311, 411, 711

1011, 1111 ドレイン電極

112, 1012, 1112 絶縁膜

213, 313, 413, 613, 713

813, 1113 トレンチ

114、514、714、1014、1114ロジック

115, 215, 315, 515, 715

高耐圧素子部

2 1 6 n側壁領域

417, 617, 917 導電体

1018 p · 基板

1019 n・埋め込み領域

820, 1020, 1120 n ~ ベース層

121, 721, 1021 p*ソース領域

122, 722, 1022 p・ドレイン領域

123, 723, 1023 ゲート電極

124, 724, 1024 n'ソース領域

30 125, 725, 1025 n・ドレイン領域

126, 726, 1026 ゲート電極

1027 pウェル領域

128, 728 nウェル領域 1029 ゲート酸化膜

131, 731, 1031 ソース電極


132, 732, 1032 ドレイン電極

133, 733, 1033 ソース電極


134, 734, 1034 ドレイン電極

【図9】

酸化膜



【図1】



215 212 216 204 211 n * 202 213 210 201

[図2]

101 n · 基板

107 ゲート電極

102 pベース層

108 ゲート酸化膜

104 n * ソース領域


109 LOCOS酸化膜

105 nドレインドリフト領域 110 ソース電極


108 nドレイン領域

111 ドレイン電極


【図3】








【図6】





707 706 711 733 734 731 732 712 708 705 726 723 726 723 727 727 728 722 n+

【図7】

807 806 805 n
n
n
n
n
n
813 801 820

【図8】



